電腦內存條的作用、類型以及內存插槽的知識

　　內存條是電腦里面很重要的部件，對于它不少電腦小白都不是很特別了解。下面學習啦小編就為大家介紹一下關于電腦內存條的作用、類型以及內存插槽的知識吧，歡迎大家參考和學習。

　　內存條的作用

　　內存是電腦中的主要部件，它是相對于外存而言的。我們平常使用的程序，如WindowsXP系統(tǒng)、打字軟件、游戲軟件等，一般都是安裝在硬盤等外存上的，但僅此是不能使用其功能的，必須把它們調入內存中運行，才能真正使用其功能，我們平時輸入一段文字，或玩一個游戲，其實都是在內存中進行的。通常我們把要永久保存的、大量的數(shù)據(jù)存儲在外存上，而把一些臨時的或少量的數(shù)據(jù)和程序放在內存上。

　　其是連接CPU 和其他設備的通道，起到緩沖和數(shù)據(jù)交換作用。 當CPU在工作時，需要從硬盤等外部存儲器上讀取數(shù)據(jù)，但由于硬盤這個“倉庫”太大，加上離CPU也很“遠”，運輸“原料”數(shù)據(jù)的速度就比較慢，導致CPU的生產效率大打折扣!為了解決這個問題，人們便在CPU與外部存儲器之間，建了一個“小倉庫”—內存。

　　內存條類型和接口

　　一、DIMM(雙inline記憶模塊，雙列直插內存模塊)SDRAM接口;SDRAM dimm 為168Pin DIMM結構，如下圖。金手指沒面為84Pin，金手指上有兩個卡口，用來避免插入接口時，錯誤將內存反方向插入導致燒毀。

　　不可否認的是，SDRAM 內存由早期的66MHz，發(fā)展后來的100MHz、133MHz，盡管沒能徹底解決內存帶寬的瓶頸問題，但此時CPU超頻已經成為DIY用戶永恒的話題，所以不少用戶將品牌好的PC100品牌內存超頻到133MHz使用以獲得CPU超頻成功，值得一提的是，為了方便一些超頻用戶需求，市場上出現(xiàn)了一些PC150、PC166規(guī)范的內存。

　　盡管SDRAM PC133內存的帶寬可提高帶寬到1064MB/S，加上Intel已經開始著手最新的Pentium 4計劃，所以SDRAM PC133內存不能滿足日后的發(fā)展需求，此時，Intel為了達到獨占市場的目的，與Rambus聯(lián)合在PC市場推廣Rambus DRAM內存(稱為RDRAM內存)。與SDRAM不同的是，其采用了新一代高速簡單內存架構，基于一種類RISC(Reduced Instruction Set Computing，精簡指令集計算機)理論，這個理論可以減少數(shù)據(jù)的復雜性，使得整個系統(tǒng)性能得到提高。

　　二、DDR內存，DIMM DDRAM內存接口采用184pin DIMM結構，金手指每面有92pin，如下圖所示(DDR內存金手指上只有一個卡口)

　　有184針的DDR內存(DDR SDRAM)

　　SDRAM 內存條

　　芯片和模塊

　　標準名稱 I/O 總線時脈 周期 內存時脈 數(shù)據(jù)速率 傳輸方式 模組名稱 極限傳輸率

　　DDR-200 100 MHz 10 ns 100 MHz 200 Million 并列傳輸 PC-1600 1600 MB/s

　　DDR-266 133 MHz 7.5 ns 133 MHz 266 Million 并列傳輸 PC-2100 2100 MB/s

　　DDR-333 166 MHz 6 ns 166 MHz 333 Million 并列傳輸 PC-2700 2700 MB/s

　　DDR-400 200 MHz 5 ns 200 MHz 400 Million 并列傳輸 PC-3200 3200 MB/s

　　利用下列公式，就可以計算出DDR SDRAM時脈。

　　DDR I/II內存運作時脈：實際時脈*2。 (由于兩筆資料同時傳輸，200MHz內存的時脈會以400MHz運作。)

　　內存帶寬=內存速度*8 Byte‎‎

　　標準公式：內存除頻系數(shù)=時脈/200→*速算法：外頻*(除頻頻率/同步頻率) (使用此公式將會導致4%的誤差)

　　三、DDR2內存，DDR2接口為240pin DIMM結構。金手指每面有120pin，與DDR DIMM一樣金手指上也只有一個卡口。但是卡口的位置與DDR內存不同，因此DDR內存條是插不進DDR2內存條的插槽里面的。因此不用擔心插錯的問題。

　　一款裝有散熱片的DDR2 1G內存條

　　DDR內存插槽

　　DDR2 能夠在100MHz 的發(fā)信頻率基礎上提供每插腳最少400MB/s 的帶寬，而且其接口將運行于1.8V 電壓上，從而進一步降低發(fā)熱量，以便提高頻率。此外，DDR2 將融入CAS、OCD、ODT 等新性能指標和中斷指令，提升內存帶寬的利用率。從JEDEC組織者闡述的DDR2標準來看，針對PC等市場的DDR2內存將擁有400、533、667MHz等不同的時鐘頻率。高端的DDR2內存將擁有800、1000MHz兩種頻率。DDR-II內存將采用200-、220-、240-針腳的FBGA封裝形式。最初的DDR2內存將采用0.13微米的生產工藝，內存顆粒的電壓為1.8V，容量密度為512MB。

　　各類DDR2內存條的技術參數(shù)

　　標準名稱 I/O 總線時鐘頻率 周期 存儲器時鐘頻率 數(shù)據(jù)速率 傳輸方式 模塊名稱 極限傳輸率 位寬

　　DDR2-400 100 MHz 10ns 200 MHz 400 MT/s 并行傳輸 PC2-3200 3200MB/s 64位

　　DDR2-533 133 MHz 7.5 ns 266 MHz 533 MT/s 并行傳輸 PC2-4200

　　PC2-4300 4266 MB/s 64 位

　　DDR2-667 166 MHz 6 ns 333 MHz 667 MT/s 并行傳輸 PC2-5300

　　PC2-5400 5333 MB/s 64 位

　　DDR2-800 200 MHz 5 ns 400 MHz 800 MT/s 并行傳輸 PC2-6400 6400 MB/s 64 位

　　DDR2-1066 266 MHz 3.75 ns 533 MHz 1066 MT/s 并行傳輸 PC2-8500

　　PC2-8600 8533 MB/s 64 位

　　現(xiàn)時有售的DDR2-SDRAM已能達到DDR2-1200，但必須在高電壓下運作，以維持其穩(wěn)定性。

　　四、DDR3內存條

　　第三代雙倍資料率同步動態(tài)隨機存取內存(Double-Data-Rate Three Synchronous Dynamic Random Access Memory，一般稱為 DDR3 SDRAM)，是一種電腦內存規(guī)格。它屬于SDRAM家族的內存產品，提供了相較于DDR2 SDRAM更高的運行效能與更低的電壓，是DDR2 SDRAM(四倍資料率同步動態(tài)隨機存取內存)的后繼者(增加至八倍)，也是現(xiàn)時流行的內存產品。

　　DDR3相比起DDR2有更低的工作電壓， 從DDR2的1.8V降落到1.5V，性能更好更為省電;DDR2的4bit預讀升級為8bit預讀。DDR3目前最高能夠1600Mhz的速度，由于目前最為快速的DDR2內存速度已經提升到800Mhz/1066Mhz的速度，因而首批DDR3內存模組將會從1333Mhz的起跳。在Computex大展我們看到多個內存廠商展出1333Mhz的DDR3模組。

　　A-DATA出品的DDR3內存條(DDR SDRAM)

　　各類DDR2內存條的技術參數(shù)

　　標準名稱 I/O 總線時脈 周期 內存時脈 數(shù)據(jù)速率 傳輸方式 模組名稱 極限傳輸率 位元寬

　　DDR3-800 400 MHz 10 ns 400 MHz 800 MT/s 并列傳輸 PC3-6400 6.4 GiB/s 64 位元

　　DDR3-1066 533 MHz 712 ns 533 MHz 1066 MT/s 并列傳輸 PC3-8500 8.5 GiB/s 64 位元

　　DDR3-1333 667 MHz 6 ns 667 MHz 1333 MT/s 并列傳輸 PC3-10600 10.6 GiB/s 64 位元

　　DDR3-1600 667 MHz 5 ns 800 MHz 1600 MT/s 并列傳輸 PC3-12800 12.8 GiB/s 64 位元

　　DDR3-1866 800 MHz 42/7 933 MHz 1800 MT/s 并列傳輸 PC3-14900 14.4 GiB/s 64 位元

　　DDR3-2133 1066 MHz 33/4 1066 MHz 2133 MT/s 并列傳輸 PC3-17000 64 位元

　　DDR2和DDR3的區(qū)別

　　邏輯Bank數(shù)量，DDR2 SDRAM中有4Bank和8Bank的設計，目的就是為了應對未來大容量芯片的需求。而DDR3很可能將從2GB容量起步，因此起始的邏輯Bank就是8個，另外還為未來的16個邏輯Bank做好了準備。

　　封裝(Packages)，DDR3由于新增了一些功能，所以在引腳方面會有所增加，8bit芯片采用78球FBGA封裝，16bit芯片采用96球FBGA封裝，而DDR2則有60/68/84球FBGA封裝三種規(guī)格。并且DDR3必須是綠色封裝，不能含有任何有害物質。

　　突發(fā)長度(BL，Burst Length)，由于DDR3的預取為8bit，所以突發(fā)傳輸周期(BL，Burst Length)也固定為8，而對于DDR2和早期的DDR架構的系統(tǒng)，BL=4也是常用的，DDR3為此增加了一個4-bit Burst Chop(突發(fā)突變)模式，即由一個BL=4的讀取操作加上一個BL=4的寫入操作來合成一個BL=8的數(shù)據(jù)突發(fā)傳輸，屆時可透過A12位址線來控制這一突發(fā)模式。而且需要指出的是，任何突發(fā)中斷操作都將在DDR3內存中予以禁止，且不予支持，取而代之的是更靈活的突發(fā)傳輸控制(如4bit順序突發(fā))。

　　尋址時序(Timing)，就像DDR2從DDR轉變而來后延遲周期數(shù)增加一樣，DDR3的CL周期也將比DDR2有所提升。DDR2的CL范圍一般在2至5之間，而DDR3則在5至11之間，且附加延遲(AL)的設計也有所變化。DDR2時AL的范圍是0至4，而DDR3時AL有三種選項，分別是0、CL-1和CL-2。另外，DDR3還新增加了一個時序參數(shù)──寫入延遲(CWD)，這一參數(shù)將根據(jù)具體的工作頻率而定。

　　新增功能──重置(Reset)，重置是DDR3新增的一項重要功能，并為此專門準備了一個引腳。DRAM業(yè)界已經很早以前就要求增這一功能，如今終于在DDR3身上實現(xiàn)。這一引腳將使DDR3的初始化處理變得簡單。當Reset命令有效時，DDR3內存將停止所有的操作，并切換至最少量活動的狀態(tài)，以節(jié)約電力。在Reset期間，DDR3內存將關閉內在的大部分功能，所以有數(shù)據(jù)接收與發(fā)送器都將關閉。所有內部的程式裝置將復位，DLL(延遲鎖相環(huán)路)與時鐘電路將停止工作，而且不理睬數(shù)據(jù)總線上的任何動靜。這樣一來，將使DDR3達到最節(jié)省電力的目的。

　　新增功能──ZQ校準，ZQ也是一個新增的腳，在這個引腳上接有一個240歐姆的低公差參考電阻。這個引腳透過一個命令集，經由片上校準引擎(ODCE，On-Die Calibration Engine)來自動校驗數(shù)據(jù)輸出驅動器導通電阻與終結電阻器(ODT，On-Die Termination)的終結電阻值。當系統(tǒng)發(fā)出這一指令之后，將用相對應的時鐘周期(在加電與初始化之后用512個時鐘周期，在退出自刷新操作后用256個時鐘周期、在其他情況下用64個時鐘周期)對導通電阻和ODT電阻進行重新校準。