硬件可靠性設計怎么做
大家知道硬件可靠性設計要怎么做嗎?下面是學習啦小編收集整理關于硬件可靠性設計的資料以供大家參考學習，希望大家喜歡。
硬件可靠性設計
1.可靠性的基本概念
可靠性的定義：產品或系統(tǒng)在規(guī)定條件下和規(guī)定時間內完成規(guī)定功能的能力
失效率：故障率，指工作到某一時刻尚未失效的產品或系統(tǒng)在該時刻后單位時間內發(fā)生失效的概率
可靠度：指產品或系統(tǒng)在規(guī)定條件下和規(guī)定時間內完成規(guī)定功能的概率，R(t),稱為可靠度函數
不可靠度：累積失效概率，是產品在規(guī)定條件下和規(guī)定時間內未完成規(guī)定功能的概率，記為F(t)
平均無故障時間： MTBF(mean time between failure)又稱為平均壽命，是產品壽命的平均值;
2.可靠性模型
串聯系統(tǒng)：隨著串聯單元數的增加，系統(tǒng)的可靠度隨之減小，無冗余的
并聯系統(tǒng)：隨著并聯單元數的增加，系統(tǒng)的可靠度隨之增大，有冗余的
混合系統(tǒng)
提高可靠性的方法：錯誤避免即通過使用更高質量、更高可靠性的元器件、部件來提高系統(tǒng)的可靠性，其實現成本比容錯設計低。容錯設計主要是通過部件的冗余來實現，即通過增加設計的復雜性，增加冗余單元，同時也就增加成本的方法達到提高系統(tǒng)的可靠性
3.可靠性設計方法
元器件：構成系統(tǒng)的基本部件，作為設計與使用者，主要是保證所選用的元器件的質量或可靠性指標滿足設計的要求
降額設計：使電子元器件的工作應力適當低于其規(guī)定的額定值，從而達到降低基本故障率，保證系統(tǒng)可靠性的目的。幅度的大小可分為一、二、三級降額，一級降額((實際承受應力)/(器件額定應力) < 50%的降額)，建議使用二級降額設計方法，一級降額<70%
冗余設計：也稱為容錯技術或故障掩蓋技術，它是通過增加完成同一功能的并聯或備用單元(包括硬件單元或軟件單元)數目來提高系統(tǒng)可靠性的一種設計方法，實現方法主要包括：硬件冗余;軟件冗余;信息冗余;時間冗余等
電磁兼容設計：系統(tǒng)在電磁環(huán)境中運行的適應性，即在電磁環(huán)境下能保持完成規(guī)定功能的能力。電磁兼容性設計的目的是使系統(tǒng)既不受外部電磁干擾的影響，也不對其它電子設備產生電磁干擾。硬件措施主要有濾波技術、去耦電路、屏蔽技術、接地技術等;軟件措施主要有數字濾波、軟件冗余、程序運行監(jiān)視及故障自動恢復技術等
故障自動檢測及診斷
軟件可靠性設計：為了提高軟件的可靠性，應盡量將軟件規(guī)范化、標準化、模塊化
失效保險技術
熱設計
EMC設計：電磁兼容(EMC)包括電磁干擾(EMI)和電磁敏感度(EMS)兩個方面
可靠性指標分配原則：等分配法;再分配法;比例分配法;綜合評分分配法;動態(tài)規(guī)劃分配法
4.常用器件的可靠性及選擇
元器件失效特性：突然失效;退化失效;局部失效;全局失效
元器件失效機理：溫度;濕度;電壓;機械;…… 溫度每升高10℃，ICQ(反向漏電流)將增加一倍;溫度的升高將使晶體管的最大允許功耗下降
元器件選擇
電阻：E-24 允差±5%;E-96 允差±1%，一般情況下，分布電容Cd為0.2～0.5pF;包括引線電感在內，剩余電感Ls為10～30nH。
電容：容許誤差;耐壓;絕緣電阻
二極管使用注意事項：電流通過管子時會使管芯發(fā)熱，溫度上升，溫度超過容許限度;反向電壓高到一定值時，會將管子擊穿;反向電流越小，管子的單方向導電性能越好，反向電流與溫度有著密切的關系，大約溫度每升高10 ℃ ，反向電流增大一倍
光耦合器
硬件可靠性設計(2)
集成電路：74HC器件不用的輸入引腳不能懸空，74LS器件不用的輸入引腳可以懸空，默認高電平
5.電路設計
電流倒灌：最有效的解決方法是使用雙極型的器件(如LS器件，ABT器件)作為接口，由于雙極型器件沒有保護二極管D1存在，故不存在上述灌流通路。需要注意的是這時接口的輸入、輸出信號線上不能加上拉電阻
熱插拔設計：電路板上電或熱插拔時會從電源拉出很大的啟動電流并導致電源電壓的波動，此現象控制不當將影響系統(tǒng)中其它電路的正常使用，甚至導致整個系統(tǒng)的損壞;熱插拔電路的最低要求是提供浪涌電流限制，防止在大的容性負載加電時整個系統(tǒng)損壞;最簡單的限流元件是保險絲;正確的電路板上電次序：電路板的地，電源，復位，信號
過流保護：在電路板的電源入口處串聯小阻值的PTC元件可對電源進行有效保護
反射波干擾：電信號(電流、電壓信號)在沿導線傳輸的過程中，由于分布電感、電容和電阻的存在，導線上各點的電信號并不能馬上建立，而是有一定的滯后，離信號源越遠，電壓波和電流波到達的時間越晚。當導線的阻抗有變化(如背板線與電路板內的信號線、接插件等)或負載阻抗與線路阻抗不匹配時，將對電信號產生反射和折射;
最大匹配線長度計算：方法一定義：信號在傳輸線上的反射波的振蕩過程如果在芯片的傳輸延遲時間內，反射波將不影響芯片的工作，將信號在傳輸時間內所傳播的距離稱作最大匹配線長度，當傳輸線超過匹配長度時，稱為長線傳輸，此時需要考慮采取措施抑制反射波干擾 ，tPD―數字電路的傳輸延遲時間(ns)V電磁波速度(1.4~2)×108m/s， K―經驗常數，取k=4～5;方法二定義：如果信號在傳輸線上往返一次的時間比信號的上升時間短，則認為該傳輸線不匹配也不會對信號產生影響，lmax=(V×tr/6)×10-9(m)式中V(3×108m/s)，tr：信號上升時間，兩種長線的計算方式都與信號的頻率無關;抑制或削弱反射波干擾的方法有：阻抗匹配，采用輸入/輸出驅動器，降低輸入阻抗，采用光電耦合，采用差分傳輸技術
電源干擾：尖峰電流的抑制方法通常是使用去耦電容來濾波
靜電干擾
上電復位：通常要求復位信號有足夠的寬度以保證處理器或其它電路得到可靠復位
時鐘信號的驅動
時鐘信號的匹配方法：有源端串聯匹配和終端并聯匹配
6.PCB設計
布線
去耦電容
時鐘信號
系統(tǒng)可靠性測試
環(huán)境適應性測試
EMC測試
其它測試
硬件可靠性設計怎么做相關文章：